Search - quartus

Search - quartus - List

【VHDL-FPGA-Verilog】 FPGA-SD-COMMUNICATION DL : 0: 基于QUARTUSII软件实现FPGA（ATERA CYCLONE II系列）与SD卡SD模式通信所用语言位verilog HDL-QUARTUSII software implementation based on FPGA (ATERA CYCLONE II series) with SD Card SD mode digital communication language verilog HDL
Update : 2024-05-19 Size : 5064704 Publisher : chenbinjie
【VHDL-FPGA-Verilog】 QuartusII DL : 0: Update : 2024-05-19 Size : 861184 Publisher : zb
【VHDL-FPGA-Verilog】 simulink-03-31 DL : 0: 基于MATLAB/DSP Ｂuild可控信号发生器，由Ｍatlab建模综合，并生成ＶＨＤＬ代码，由Ｑuartus编译通过．-Based on MATLAB/DSP Build controllable signal generator, by the Matlab modeling synthesis, and generates VHDL code, adopted by the Quartus compiler.
Update : 2024-05-19 Size : 297984 Publisher : ltianyang
【VHDL-FPGA-Verilog】 vhdl DL : 0: VHDL教程 ppt版绪论第一章 VHDL基本结构第二章 VHDL语言元素第三章 VHDL的描述风格第四章 VHDL的主要描述语句第五章组合逻辑电路设计第六章时序逻辑电路设计-Ppt version of VHDL Tutorial VHDL Introduction Chapter I Chapter II the basic structure of VHDL language element of VHDL in Chapter III Chapter IV describes the style of the main description language VHDL Chapter V combinational logic circuit design of Chapter VI of sequential logic circuit design
Update : 2024-05-19 Size : 1081344 Publisher : 陈松
【VHDL-FPGA-Verilog】 hanmingjiaozhi DL : 1: 通过VHDL实现汉明码，交织码的编码与解码，开发环境Quartus-Through VHDL realize hamming code, interleaving the encoding and decoding code, development environment, Quartus
Update : 2024-05-19 Size : 3072 Publisher : mayue
【VHDL-FPGA-Verilog】 fifo8_8 DL : 0: Update : 2024-05-19 Size : 1024 Publisher : 李松
【Embeded-SCM Develop】 Quartusdoc DL : 0: QuartusII的文件管理，关于QuartusII中各类文档的归类说明。-QuartusII document management, on various QuartusII classified documents indicate.
Update : 2024-05-19 Size : 9216 Publisher : 屈开
【VHDL-FPGA-Verilog】 clock_design DL : 0: 数字钟的verilog代码，quartusII开发环境.-Digital Clock in Verilog code, quartusII development environment.
Update : 2024-05-19 Size : 414720 Publisher : 屈开
【VHDL-FPGA-Verilog】 dds DL : 0: 直接数字频率合成器，基于vhdl语言，在qartus II上实现，下载调试成功-Direct digital frequency synthesizer, based on the VHDL language, in qartus II achieved a successful download debugging
Update : 2024-05-19 Size : 316416 Publisher : 浮云
【VHDL-FPGA-Verilog】 fir DL : 1: 我自己用VHDL语言编的16阶FIR数字滤波器，仿真是在Quartus II上通过的，对大家一定有帮助的，压缩文件里还有详细的设计说明呢，肯定让你完全了解数字滤波器的设计。-VHDL language with my own series of 16-order FIR digital filter in the Quartus II simulation is adopted, the U.S. will certainly be helpful, compressed document also detailed design description, it certainly allows you to fully understand the digital filter设计.
Update : 2024-05-19 Size : 909312 Publisher : 王志
【VHDL-FPGA-Verilog】 QuartusIIshuoming DL : 0: 对于初学者非常有用，对于有一定经验的大牛也有很好的借鉴作用！！希望大家喜欢-Very useful for beginners who have some experience of the big cattle also have a very good reference! ! I hope everyone likes
Update : 2024-05-19 Size : 3186688 Publisher : 王海
【VHDL-FPGA-Verilog】 VGA_1024×768×85 DL : 0: 用verilog hdl实现的VGA显示彩条信号，其中包括VGA时序、竖彩条、横彩条、棋盘格-Using verilog hdl realize the VGA display color signals, including VGA timing, vertical color, Wang Cai, the checkerboard lattice
Update : 2024-05-19 Size : 450560 Publisher : 华磊
【VHDL-FPGA-Verilog】 Count_4 DL : 0: VHDL源码其中“music_rom”使用FPGA厂商提供的工具生成的，如Altera的Quartus II 及其宏功能生成的这些文件。另外，我们还希望实现以下功能： * 播放音乐时，在ROM的结尾处暂停 * "fullnote"值为0时，表示静音所以我们将原来的程序的最后一行从 -VHDL source code which
Update : 2024-05-19 Size : 1024 Publisher : Sean
【VHDL-FPGA-Verilog】 P_odd_circuit DL : 0: 其中“music_rom”使用FPGA厂商提供的工具生成的，如Altera的Quartus II 及其宏功能生成的这些文件。另外，我们还希望实现以下功能： * 播放音乐时，在ROM的结尾处暂停所以我们将原来的程序的最后一行从 -Which
Update : 2024-05-19 Size : 1024 Publisher : Sean
【VHDL-FPGA-Verilog】 KeyBoard DL : 0: 4*8矩阵键盘的驱动程序。QuartusII5.0编译通过！-4* 8 matrix keyboard driver. QuartusII5.0 compiled through!
Update : 2024-05-19 Size : 231424 Publisher : sunhao
【File Format】 KONAMI DL : 0: 至今还没有弄明白为什么要用ModelSim，因为看波形Quartus II自带的工具就可以了-Has yet to find out why to use ModelSim, because the Quartus II Waveform look built-in tools can be a
Update : 2024-05-19 Size : 1610752 Publisher : liuyong
【VHDL-FPGA-Verilog】 Crack_QII70 DL : 0: quartusII7.0license解码 -quartusII7.0license decoder
Update : 2024-05-19 Size : 17408 Publisher : fanghao
【Other】 Example-3-1 DL : 0: 该程序是用quartus II作为开发工具，用verilog语言编写，实现全加器功能的实例。对初学者很有意义-The program is used as a quartus II development tools, using Verilog language, the realization of full-adder function example. Meaningful for beginners
Update : 2024-05-19 Size : 1024 Publisher : xyq
【VHDL-FPGA-Verilog】 DS18B20 DL : 0: 用VHDL写的DS18B20温度采集程序，QuartusII的完整工程，控制灵活，易扩展-Using VHDL written DS18B20 temperature acquisition procedures, QuartusII complete projects, flexible control and easy expansion
Update : 2024-05-19 Size : 100352 Publisher : wanyou
【VHDL-FPGA-Verilog】 AvalonPwm DL : 0: SOPC实验--Hello World实验:启动Quartus II软件，选择File→New Project Wizard，在出现的对话框中填写项目名称 2、点击Finish，然后选择“是”。选择Assignments→Device，改写各项内容。Family改为CycloneII，根据实验板上的器件选择相应的器件，本实验选择EP2C5T144C8,点击对话框中的Device & Pin Options，在Configuration中，选项Use Configuration Device为EPCS1，选项Unused Pins为As inputs,tri-stated.-SOPC Experimental Hello World Experiment: Start Quartus II software, choose File → New Project Wizard, in the resulting dialog box fill in the name of 2 items, click Finish, and then select
Update : 2024-05-19 Size : 1463296 Publisher : 黄龙

« 1 2 ... 40 41 42 43 44 4546 47 48 49 50 »