Search - FPGA

Search - FPGA - List

【VHDL-FPGA-Verilog】 DSPBuilderFIR.files DL : 0: 在信息信号处理过程中，如对信号的过滤、检测、预测等，都要使用滤波器，数字滤波器是数字信号处理（DSP，DigitalSignalProcessing）中使用最广泛的一种器件。常用的滤波器有无限长单位脉冲响应（ⅡR）滤波器和有限长单位脉冲响应（FIR）滤波器两种[1]，其中，FIR滤波器能提供理想的线性相位响应，在整个频带上获得常数群时延从而得到零失真输出信号，同时它可以采用十分简单的算法实现，这两个优点使FIR滤波器成为明智的设计工程师的首选，在采用VHDL或VerilogHDL等硬件描述语言设计数字滤波器时，由于程序的编写往往不能达到良好优化而使滤波器性能表现一般。而采用调试好的IPCore需要向Altera公司购买。笔者采用了一种基于DSPBuilder的FPGA设计方法，使FIR滤波器设计较为简单易行，并能满足设计要求。-err
Update : 2024-05-02 Size : 96256 Publisher : yaoming
【Software Engineering】 aticle DL : 0: 一篇介绍基于FPGA的UART电路的设计的文章。-introduced a UART-based FPGA circuit design articles.
Update : 2024-05-02 Size : 154624 Publisher : zjz
【Other】 FPGA_design_english_version DL : 0: FPGA设计英文版.pdf,总共一百页，大家可以简单参考。-English. Pdf, a total of 100, we can simple reference.
Update : 2024-05-02 Size : 828416 Publisher : wangtian
【Special Effects】 Bersenham_line DL : 0: 程序设计与仿真利用FPGA驱动LCD显示中文字符“年”的VHDL程序。 --文件名：lcd_driver.vhd。 --功能：FGAD驱动LCD显示中文字符“年”。 -program design and simulation using FPGA-driven LCD display Chinese characters "," VHDL program.-- File Name : lcd_driver.vhd.-- Function : FGAD driven LCD display Chinese characters "years."
Update : 2024-05-02 Size : 3072 Publisher : 侯亮
【VHDL-FPGA-Verilog】 Xilinx_ISE DL : 0: picoblaze实现交通灯控制的完整工程文件，xilinx fpga实现-picoblaze traffic lights to achieve complete control of the project documents, achieving xilinx fpga
Update : 2024-05-02 Size : 59392 Publisher : jihuijie
【Software Engineering】 fpga_based_image_process DL : 0: 基于FPGA的视频图像处理系统的研究，论文-FPGA-based Video Image Processing System research papers
Update : 2024-05-02 Size : 5244928 Publisher : jihuijie
【Communication-Mobile】 kuopinvhdl DL : 0: 扩频系统的FPGA实现代码，相信对大家有很好的参考价值。-spread spectrum system FPGA code, I believe we have a good reference value.
Update : 2024-05-02 Size : 353280 Publisher : 可难
【Software Engineering】 EP1C6_EP1C12 DL : 0: 这是一个以EP1C6为核心芯片的实验板原理图。希望对学习FPGA的朋友有帮助-this is a EP1C6 core chips for the experimental plate diagram. Hope to learn FPGA help of a friend
Update : 2024-05-02 Size : 51200 Publisher : 进老夺
【VHDL-FPGA-Verilog】 FPGA_led_test_1c6 DL : 0: 这是1C6实验板的一个实验程序，其用的组件为LED组件。对大家初步掌握FPGA有帮助-1C6 This is an experimental plate experimental procedure, with the components of LED components. Members of the preliminary master FPGA help
Update : 2024-05-02 Size : 97280 Publisher : 进老夺
【Embeded-SCM Develop】 SIN_fashengqi DL : 0: 2006altera大赛－基于软核Nios的宽谱正弦信号发生器设计：摘要：本设计运用了基于 Nios II 嵌入式处理器的 SOPC 技术。系统以 ALTERA公司的 Cyclone 系列 FPGA 为数字平台，将微处理器、总线、数字频率合成器、存储器和 I/O 接口等硬件设备集中在一片 FPGA 上，利用直接数字频率合成技术、数字调制技术实现所要求波形的产生，用 FPGA 中的 ROM 储存 DDS 所需的波形表，充分利用片上资源，提高了系统的精确度、稳定性和抗干扰性能。使用新的数字信号处理（DSP）技术，通过在 Nios 中软件编程解决不同的调制方式的实现和选择。系统频率实现 1Hz～20MHz 可调，步进达到了1Hz；完成了调幅、调频、二进制 PSK、二进制 ASK、二进制 FSK 调制和扫频输出的功能。 -2006altera race-based soft-core Nios wide spectrum of sinusoidal signal generator design : Abstract : The use of design-based Nios II embedded processor SOPC technology. Altera Corporation system to the Cyclone FPGA series of digital platform, microprocessor, bus, Digital Frequency Synthesizer, memory and I/O interface hardware concentrated in an FPGA, the use of direct digital frequency synthesis technology and digital modulation waveforms required to achieve the rise, Using FPGA ROM storage of the DDS waveform table, and make full use of on-chip resources, improve the system's accuracy, stability and robustness. Use of new digital signal processing (DSP) technology, Nios through software programming to solve different ways of achieving modulation and choice. Realize the system freq
Update : 2024-05-02 Size : 407552 Publisher : 刘斐
【Embeded-SCM Develop】 ep1c20 DL : 0: Alterla官方版ep1c20 FPGA NOISII开发板原理图-Alterla official version ep1c20 NOISII FPGA development board diagram
Update : 2024-05-02 Size : 228352 Publisher : zt
【Embeded-SCM Develop】 VerilogHDL88 DL : 0: veriloghdl语言工具书，适合初次了解cpld和fpga工程师学习使用-veriloghdl language tool, suitable for initial understanding of fpga and cpld engineers learning
Update : 2024-05-02 Size : 9424896 Publisher : 刘江山
【Software Engineering】 lunwen1023 DL : 0: 基于DSP的全数字电气传动控制板的研制,以传动系统中起核心作用的调速装置为研究对象，背景是国家863计划的攻关项目。论文的目的有两个：一是实现数字调速装置的国有化，二是研制具有自主知识产权的调速控制板。论文通过学习和借鉴国外产品先进的设计理念和国内现有的优秀成果，提出了设计数字平台的方案，实现控制装置的数字化、通用化。通过构建数字化平台，达到一板多用的目的，使一块控制板在硬件不加改动或稍加改动的情况下，通过对软件进行改动即可应用于交、直流调速，无功补偿等方面，同时实现控制的实时性、可靠性。在硬件设计中提出了DSP+ASIC结构，即DSP+FPGA的实时信号处理系统，为实现系统的实时响应奠定了硬件基础。-DSP-based Digital Electric Transmission Control Board Development, Transmission to play a core role in the governor studied the background of the state's 863 plan research projects. Papers served two purposes : First, the digital converter for the nationalization, 2 is developed with independent intellectual property rights speed control panel. Papers passed to learn from foreign products advanced design concepts and existing domestic outstanding achievements, Design of a digital platform programs to achieve control of digital devices, and generalized. By building digital platforms, reaching more than a plate of purpose make a control panel in hardware without change or tamper with the case, through software changes can be applied to diplomacy, and DC converter, reactive power compensa
Update : 2024-05-02 Size : 5431296 Publisher : Liang
【Algorithm】 divider1 DL : 0: FPGA 除法器程序-FPGA divider procedures
Update : 2024-05-02 Size : 1024 Publisher :
【VHDL-FPGA-Verilog】 UART_ise7_bak DL : 0: 用FPGA 实现全双工异步串口（UART），与PC 机通信。1 位起始位；8 位数据位；一个停止位；无校验位；波特率为2400、4800、9600、11520 任选或可变（可用按键控制波特率模式）。-using FPGA full-duplex asynchronous serial port (UART), and PC communication. An initiation; 8 data spaces; One-stop; No Parity; Baud Rate for 2400,4800,9600, 11520 optional or variable (baud rate can be used to control keypad mode).
Update : 2024-05-02 Size : 32768 Publisher : lee
【VHDL-FPGA-Verilog】 mouse_control DL : 0: 1、用FPGA实现PS/2鼠标接口。 2、鼠标左键按下时十字形鼠标图象的中间方块改变颜色，右按下时箭头改变颜色。 3、 Reset按键：总复位。 -one with FPGA PS/2 mouse interface. 2, the left mouse button pressed cruciform images in the middle mouse to change the color box, press the right arrow at the change in color. 3, Reset buttons : the total reduction.
Update : 2024-05-02 Size : 9216 Publisher : lee
【Other Embeded program】 VGA_PLL DL : 0: alter fpga vga扫描时序源码,来源于红色飓风开发板.-alter fpga vga sequential scanning source code, and from the red hurricane development board.
Update : 2024-05-02 Size : 2048 Publisher : xujia
【VHDL-FPGA-Verilog】 vdevice DL : 0: 基于FPGA系统的数字电压表设计大范围，超精确的详细报告，共有40多页-FPGA-based system design digital voltage meter large-scale and ultra-precise details of the report, a total of over 40 pages
Update : 2024-05-02 Size : 140288 Publisher : 刘嵘
【VHDL-FPGA-Verilog】 dianji DL : 0: 基于FPGA系统的步进电机控制，内涵详细的源代码-FPGA-based system of stepper motor control, detailed content of the source code! !
Update : 2024-05-02 Size : 63488 Publisher : 刘嵘
【VHDL-FPGA-Verilog】 pinlvji DL : 0: 基于FPGA的数字频率计，超大范围测量，误差非常之小，内含详细程序-FPGA-based digital frequency meter super scope of measurement, the error is very small, containing detailed procedures
Update : 2024-05-02 Size : 45056 Publisher : 刘嵘

« 1 2 ... 45 46 47 48 49 50»