Search - VHDL

Search - VHDL - List

【Other】基于FPGA的全数字锁相环设计 DL : 1: 用vhdl编写的基于fpga的数字频率计程序算法-prepared using VHDL they simply based on the number of procedures Cymometer Algorithm
Update : 2024-05-19 Size : 286720 Publisher : 黄开通
【Communication】 uart_verilog DL : 0: verilog & vhdl以及外国公司的应用说明。-Verilog
Update : 2024-05-19 Size : 148480 Publisher : 丁路杰
【VHDL-FPGA-Verilog】 alu_inverter DL : 0: 4bit ALU 利用vhdl语言编写的4位ALU 开发环境是在windows下-Band ALU using VHDL language prepared by the four ALU is a development environment under Windows
Update : 2024-05-19 Size : 18432 Publisher : bob
【ARM-PowerPC-ColdFire-MIPS】 Altera的IP源码8237 DL : 0: 名鼎鼎的Synopsys公司出的8051IP Core VHDL语言编写，能被keilC51支持-renowned name of the company Synopsys 8051IP Core VHDL language, support can be keilC51
Update : 2024-05-19 Size : 207872 Publisher : 上面的
【VHDL-FPGA-Verilog】 66_FIR DL : 0: 这是一个VHDL写的FIR模块，我的编译环境是QuartusII 5.0-This is a VHDL modules written FIR, I compiler environment is Quartus II 5.0
Update : 2024-05-19 Size : 8192 Publisher : 佴立峰
【VHDL-FPGA-Verilog】用VHDL实现布斯算法 DL : 0: 这个例子是讲述用VHDL实现布斯算法，应该有点用，是我的研究生师哥给我的。-this case is about the use of VHDL Booth algorithm, should use a bit of my graduate students Shige to me.
Update : 2024-05-19 Size : 2048 Publisher : 刘于
【VHDL-FPGA-Verilog】 Sparc_leon_VHDL DL : 0: 一个航天航空用的Sparc处理器（配美国欧洲宇航局用的R_tems嵌入式操作系统）的VHDL源代码，但不能保证版图设计ASIC成功 -the Sparc processor (fitted with the United States of the European Space Agency R_tems Embedded operating system) VHDL source code, but it can not guarantee success ASIC Layout
Update : 2024-05-19 Size : 1873920 Publisher : 韩红
【VHDL-FPGA-Verilog】 8051inVHDL DL : 0: 一个8051的VHDL代码，可完整编译，但不保证版图映射成功，可作为设计微处理器的参考-a 8051 VHDL code can be compiled integrity, but it does not guarantee success territory mapping, the microprocessor can be used as a reference design
Update : 2024-05-19 Size : 162816 Publisher : 韩红
【VHDL-FPGA-Verilog】 VHDL_100Examples DL : 0: 北京里工大学ASIC设计研究所的100个 VHDL程序设计例子-Beijing University Institute of ASIC design hundred examples of VHDL Design
Update : 2024-05-19 Size : 198656 Publisher : 韩红
【VHDL-FPGA-Verilog】 tbcpu8bit2 DL : 0: 极小的CPU的VHDL源代码，仅需要占用32个宏单元的CPLD。除了VHDL源代码还包括了汇编器的C源代码-minimal CPU VHDL source code, only occupy 32 macrocell CPLD. Apart from VHDL source code also includes a compilation of C source code
Update : 2024-05-19 Size : 205824 Publisher : 冰激凌
【VHDL-FPGA-Verilog】 conv_code DL : 0: 用VHDL实现卷积码编码，该码为（2.1.3）型卷积码。-using VHDL Convolutional coding, the code (2.1.3)- Convolutional Codes.
Update : 2024-05-19 Size : 1024 Publisher : 武汉
【Other】 89_full_adder DL : 0: 这个是带先行进位的加法器的vhdl代码,比较复杂,仅仅供大家参考.-into first place with the addition of VHDL code more complicated, just for reference.
Update : 2024-05-19 Size : 20480 Publisher : 李乐雅
【Other】 1.6运算器部件实验：乘法器 DL : 0: 这个是用vhdl编写的乘法器,仅仅供大家参考-VHDL prepared by the multiplier, just for reference
Update : 2024-05-19 Size : 149504 Publisher : 李乐雅
【Other】 1.7运算器部件实验：除法器 DL : 0: 这个是用vhdl语言编写的除法器,仅仅供大家参考.-the VHDL language is used to prepare for the division, just for reference.
Update : 2024-05-19 Size : 151552 Publisher : 李乐雅
【VHDL-FPGA-Verilog】 booth_mul DL : 0: 一种可以完成16位有符号／无符号二进制数乘法的乘法器。该乘法器采用了改进的Booth算法，简化了部分积的符号扩展，采用Wallace树和超前进位加法器来进一步提高电路的运算速度。本乘法器可以作为嵌入式CPU内核的乘法单元，整个设计用VHDL语言实现。-a 16 to be completed with symbols/unsigned multiplication of the number of binary multipliers. The multiplier used to improve the Booth algorithm, simplified some of the plot symbols expansion Wallace tree and used-ahead adder circuit to further enhance the computing speed. The multiplier can be used as embedded CPU cores multiplication modules, the entire design with VHDL.
Update : 2024-05-19 Size : 19456 Publisher : 李鹏
【VHDL-FPGA-Verilog】加法 DL : 0: 测试向量波形产生：VHDL实例---加法器源程序 -test vector Waveform Generator : VHDL example-- Adder source
Update : 2024-05-19 Size : 2048 Publisher : 张洪
【Communication】 crc上传程序 DL : 0: 写CRC编解码程序时，整理的文件，压缩文件既有理论说明，也有源代码。源代码格式用C,VHDL,Verilog。-write CRC codec procedures, collating documents, compressed files both theoretical statements, and the active code. Source code format C, VHDL, Verilog.
Update : 2024-05-19 Size : 706560 Publisher : cdl
【Other】 VHDL编程教学示例 DL : 0: 大家一定要看哦程序在与多看多练我找了好久才找到呢-Oh, we must look at the procedures and see more and more training for a long time I find?
Update : 2024-05-19 Size : 1774592 Publisher : 谭小果
【ARM-PowerPC-ColdFire-MIPS】 IPCORE DL : 0: 最简单的八位单片机8051的源代码，支持MCS51的汇编语言，可综合，VHDL语言描述，有测试环境-most simple eight SCM 8051 source code, a compilation support MCS51 language, integrated, VHDL description of a test environment
Update : 2024-05-19 Size : 137216 Publisher : 许盛
【VHDL-FPGA-Verilog】 Evita_VHDL DL : 0: VHDL 的非常好用易懂的教学软件。大家试试看。-VHDL very handy and easy to teaching software. We try.
Update : 2024-05-19 Size : 3003392 Publisher : 王虎林

« 1 2 ... 43 44 45 46 47 4849 50 »