Introduction - If you have any usage issues, please Google them yourself
within waveform generator, Adder, classic dual-process state machine, cooked pseudo-random generator, the corresponding Adder test vector, 16 x 8bit RAM, FIFO, etc. source generic RAM
Packet : 73462674一些vhdl源代码.rar filelist
一些VHDL源代码\测试向量（Test Bench）\加法器源程序.txt
一些VHDL源代码\测试向量（Test Bench）\相应加法器的测试向量（test bench).txt
一些VHDL源代码\测试向量（Test Bench）\波形发生器（含test beach）.txt
一些VHDL源代码\测试向量（Test Bench）\经典双进程状态机（含test beach）.txt
一些VHDL源代码\测试向量（Test Bench）\伪随机数产生器.txt
一些VHDL源代码\测试向量（Test Bench）
一些VHDL源代码\存储器\通用RAM.txt
一些VHDL源代码\存储器\FIFO.txt
一些VHDL源代码\存储器\16x8bit RAM.txt
一些VHDL源代码\存储器
一些VHDL源代码\组合逻辑\多路选择器if else.txt
一些VHDL源代码\组合逻辑\多路选择器when.txt
一些VHDL源代码\组合逻辑\多路选择器select.txt
一些VHDL源代码\组合逻辑\加法器描述.txt
一些VHDL源代码\组合逻辑\双2－4译码器 74139.txt
一些VHDL源代码\组合逻辑\LED七段译码.txt
一些VHDL源代码\组合逻辑\地址译码器.txt
一些VHDL源代码\组合逻辑\8位相等比较.txt
一些VHDL源代码\组合逻辑\8位大小比较器.txt
一些VHDL源代码\组合逻辑\最高优先译码器.txt
一些VHDL源代码\组合逻辑\8位总线接收器74245.txt
一些VHDL源代码\组合逻辑\汉明纠错编码器.txt
一些VHDL源代码\组合逻辑\汉明纠错译码器1.txt
一些VHDL源代码\组合逻辑\三人表决器.doc
一些VHDL源代码\组合逻辑
一些VHDL源代码\时序逻辑\四D触发器：74175.txt
一些VHDL源代码\时序逻辑\简单的锁存器.txt
一些VHDL源代码\时序逻辑\简单的12位寄存器.txt
一些VHDL源代码\时序逻辑\带load、clr等功能的寄存器.txt
一些VHDL源代码\时序逻辑\移位寄存器：74164.txt
一些VHDL源代码\时序逻辑\用状态机实现的计数器.txt
一些VHDL源代码\时序逻辑\各种功能的计数器.txt
一些VHDL源代码\时序逻辑\模16计数器（使用JK触发器）（注1）.txt
一些VHDL源代码\时序逻辑\通用寄存器.txt
一些VHDL源代码\时序逻辑\带三态输出的8位D寄存器：74374（注2）.txt
一些VHDL源代码\时序逻辑
一些VHDL源代码\其他设计举例\一个简单的UART.txt
一些VHDL源代码\其他设计举例\用ROM实现的波形发生器.txt
一些VHDL源代码\其他设计举例\棋类比赛计时时钟.txt
一些VHDL源代码\其他设计举例\Pelican Crossing控制器.txt
一些VHDL源代码\其他设计举例\直流电机控制器.txt
一些VHDL源代码\其他设计举例\一个游戏程序.txt
一些VHDL源代码\其他设计举例\布斯乘法器.txt
一些VHDL源代码\其他设计举例\伪随机比特发生器.txt
一些VHDL源代码\其他设计举例\步进电机控制器.txt
一些VHDL源代码\其他设计举例
一些VHDL源代码